工研院晶圓級混合鍵合與3D堆疊技術，可於DRAM晶圓進行高密度整合，支援先進記憶體封裝與製程驗證。
技術簡介
為增加臺灣記憶體產業的國際競爭力，協助國內記憶體產業發展所需的高容量、高性能、低功耗、低延遲、小尺寸之記憶體封裝技術需求，工研院研發「矽穿孔中介層整合技術」，用於動態隨機存取記憶體（Dynamic Random Access Memory；DRAM）兩層堆疊架構，建立 Oxide-to-Oxide晶圓級接合技術，以 DRAM real wafer 驗證，堆疊製程前後良率幾近相同。
應用與效益
通過 Open short、Leakage、Function test，完成 Top wafer 厚度減薄至 20µm 之整合測試，成功驗證其製程可行性。
DRAM晶圓透過Cu-to-Cu與Oxide-to-Oxide混合鍵合形成高密度互連，提升3D堆疊的接合精度與電性效能。
晶圓級混合鍵合技術可將薄化DRAM晶片進行3D堆疊整合，縮小封裝尺寸並提升記憶體容量與系統效能。