IC設計業神兵利器

ESL技術催生優質晶片

有沒有什麼辦法，可以在晶片開發的初期就「預知」性能夠不夠好、符不符合客戶需求呢？為了協助IC設計業者在晶片開發過程中及早確認晶片效能、耗電等特性，工研院開發「電子系統層級（ESL）平台技術」，可支援實際應用情境全系統模擬，提高設計成功率，榮獲經濟部國家產業創新獎的「團隊創新領航」獎項肯定。

撰文／唐祖湘

「Time is Money！」如何爭取開發時機、搶得市場商機，是每位研發者都在審慎思考的重要課題，尤其在競爭激烈的半導體產業中更是如此。以現今一個晶片開發專案而言，通常需耗費約1.5至2年的時間，如果設計的晶片在投產之後才發現有瑕疵，就必須回頭重新設計，也就是說，先前所有投資心血皆付諸流水，也同時也拉長研發時程，錯失寶貴商機。

隨著電子產品功能日趨多元，將所有功能整合在1顆晶片當中的系統單晶片（System-on-a-chip；SoC）時代來臨，軟體重要性與複雜度大幅提升，過去以「硬體為主、軟體為輔」的開發模式逐漸不合時宜，轉而走向「軟體為主、硬體為輔」。早在10年前工研院便看到這項趨勢，率先成立「電子系統層級」（Electronic System Level；ESL）研究團隊，致力建立可供驗證與模擬的平台，讓晶片設計者在研發初期即可應用其分析軟硬體整合的複雜性，特別是從軟體應用角度觀察系統可能會遭遇的問題，及早發現預作因應，大幅提高晶片設計成功率。

建立模擬平台　進行耗電與熱分析

當初蘋果iPhone 6S曾同時採用台積電與三星的系統晶片，在耗電、效能、散熱等項目上，兩種晶片所呈現的差異一度引起市場熱議。工研院資訊與通訊研究所嵌入式系統與晶片技術組組長盧俊銘表示，「目前業普遍界面臨的難題，主要在於缺乏從晶片硬體到軟體的整合分析能力，以致於設計出來的晶片總有『耗電』、『過熱』或『性能不足』等問題，影響終端產品的表現，這是晶片設計亟需解決的痛點。」



目前ESL研發團隊已協助國際半導體大廠建立「功率與熱模擬平台技術」，以系統角度進行優化，提升晶片省電性能達30%，其快速與精確模擬亦加速了量產時程。

相較傳統設計流程，ESL研究團隊開發的「功耗與熱感知電子系統層級平台」，能將功耗與熱

的模擬放入系統中，在晶片架構設計時即進行耗電與熱分析，可了解晶片運行時，不同區塊在各種使用情境下的耗電與散熱情況，確定後再進行電路與實體設計。舉例來說，若設計者想知道晶片實際在手機上執行3D遊戲時會不會過熱，可運用此平台進行模擬，以了解在特定使用情境下，晶片運行的表面溫度，甚至可以知道晶片熱點所在的位置與發生時機，進而大幅改善晶片設計與驗證的效率。

目前ESL研發團隊已協助國際半導體大廠建立此一功率與熱模擬平台技術，以系統角度進行優化，提升晶片省電性能達30%，其快速與精確模擬亦加速了量產時程，讓產品提早上市，也鞏固了該產業龍頭為首的生態供應鏈，使其在全球市場中立於不敗之地。

驗證軟硬整合　提升AI晶片效能

AI浪潮來襲，全球產業界面臨人工智慧帶來的新市場樣貌，對晶片設計業界來說又是一項新挑戰，以往IC設計業者只需依照客戶指定規格進行硬體設計，「進入AI時代，設計者必須跨出原本熟知領域，了解AI演算法的特性與系統應用，才能為AI晶片制訂正確的規格，協助客戶在所需應用上將晶片發揮至最佳性能」盧俊銘分析。

3年前ESL團隊以電子系統層級平台概念為基礎，針對AI複雜的軟硬整合，再接再厲開發出「AI晶片軟硬整合設計平台」，加入深度學習演算法與軟硬體協同的設計，目前也獲多家IC設計大廠導入，應用於新一代AI晶片之設計與製造，預先進行軟硬體整合驗證，提升AI晶片效能。

研調機構IC Insights統計，2018年台灣晶片設計業全球市占率16%，排名世界第二，僅次於美國。盧俊銘認為，進入物聯網與AI時代，晶片設計複雜度持續大幅躍進，速度與品質絕對是未來決勝的關鍵。工研院的「電子系統層級平台技術」，可望為台灣IC設計業增添神兵利器，在全球晶片技術競賽中，穩健茁壯、更上層樓。■

工研院開發「電子系統層級（ESL）平台技術」，可支援實際應用情境全系統模擬，大幅提高晶片設計成功率。前排左2為工研院資通所組長盧俊銘。