『您的瀏覽器不支援JavaScript功能,若網頁功能無法正常使用時,請開啟瀏覽器JavaScript狀態』

跳到主要內容區塊

工業技術研究院

:::

3D IC設計技術

技術簡介

實驗性陣列記憶體...(詳如圖說)
實驗性陣列記憶體。

工研院領先國內投入3D IC研發,包括訂定三維晶片設計平台的規格、研發測試介面與測試整合架構、靜電放電防護設計、熱分析等設計流程及三維晶片下線驗證,作為發展3-D IC設計與製程技術之重要載具。工研院所開發的全國第一顆邏輯與記憶體堆疊之三維晶片,亦是全國第一個12吋晶圓90nm的3-D IC下線。

特色與創新

自2011年12月起工研院與Intel共同合作展開研發計畫,投入次世代適用於3-D IC之超快速並深具電源使用效益可堆疊DRAM架構技術,可應用在行動手持裝置、百萬兆級與超大雲端資料中心。以協助國內業界從記憶體與處理器堆疊的角度切入,工研院研發異質整合之設計技術,包括發展自主的ThermalMeter整合熱分析系統,可以強化3DIC的熱分析並細緻化其分析結果,補足EDA廠商的軟體不足;另發展DRAM時序與電流評估工具(DArT)提供多組channel擺置結構供選擇,以及探索最佳化DRAM Array架構之高階建模技術,並實際應用於與Intel和鈺創科技45nm DRAM合作研發之中。

應用與效益

這些研發工作不但帶動國內相關業者在3-D IC的研究活動、提升台灣半導體與記憶體廠商技術自主能力,協助國內3-D IC技術與產業生態的建全發展。

工研院與Intel宣...(詳如圖說)
工研院與Intel宣布投入為期5年的3-D IC合作計畫。



延伸閱讀