工業技術研究院

技術簡介

循續漸近式類比數位轉換器(Successive Approximation Register ADC, SAR ADC)具有面積小、及低功耗等特點，適合低功耗及SOC等應用，如: 穿戴式裝置、手持式裝置、及感測器等。該晶片採用非同步架構設計可提高取樣速度，且無需使用鎖相迴路(Phase Lock Loop, PLL)電路，便於系統晶片整合(System on Chip, SoC)。

Abstract

Successive Approximation Register (SAR) ADC has small area and low power consumption, which is especially suitable for wearable, handheld, and sensor applications. Besides, The SAR ADC adopts asynchronous architecture to improve sampling rate and no need of PLL, easy to integrate with SOC.

技術規格

Process CMOS 0.13um Resolution 12 bits Sampling Rate 40MSPS ENOB 10.2 bits SNDR 63.4 dB SNR 64 dB THD 72 dB SFDR 76 dB INL -1.2~1.2 LSB DNL <0.9 LSB Missing Code NO ADC Core Power 0.5 mW Total Power 4.1 mW (Core+R-ladder+Buffer)

Technical Specification

Process CMOS 0.13um Resolution 12 bits Sampling Rate 40MSPS ENOB 10.2 bits SNDR 63.4 dB SNR 64 dB THD 72 dB SFDR 76 dB INL -1.2~1.2 LSB DNL <0.9 LSB Missing Code NO ADC Core Power 0.5 mW Total Power 4.1 mW (Core+R-ladder+Buffer)

技術特色

該SAR ADC技術內涵包括：Asynchronous timing control、Incomplete settling compensation、Top plate sampling、Capacitor swapping、Windowing switching、Hybrid DAC structure、Monotonic switching、Splitting switching等。

應用範圍

穿戴式裝置、手持裝置等應用、感測器等需要面積小及低功耗的應用

接受技術者具備基礎建議（設備）

具備晶片開發及類比模組開發環境

接受技術者具備基礎建議（專業）

具備晶片開發及類比模組開發能力

聯絡資訊