工業技術研究院

半導體界所熟知的「摩爾定律」（Moore's Law），指的是IC上的電晶體數目，約每隔18個月就會增加一倍，性能也會提升一倍。姑且不論這個理論現在是否依然成立，但由此可以看出，半導體技術的演進相當驚人，而科技人也一直朝新技術的研發邁進。

身為台灣技術研發的搖籃與火車頭的工研院，於經濟部科技專案計畫的大力支持下，設置「三維立體積體電路（3DIC）研發實驗室」，並於今年6月30日正式啟用。此實驗室不但是亞洲首座擁有完整12吋3DIC核心製程——矽基板穿孔（Through-Silicon Via, TSV）的實驗室，更具有整合電子設計自動化（Electronic Design Automation, EDA）、IC設計、製造、封裝到試量產完整製程特色，是一開放合作的國際化研發平台，肩負了主導台灣半導體產業下個10年的發展關鍵。

解決系統晶片瓶頸問題

經濟部技術處處長吳明機指出，面臨競爭對手的環伺，以及半導體技術的快速發展，「台灣該如何在層層挑戰中，選擇自有的核心能力，提早做準備，於未來的市場中佔有先發位置？二、三年前我們就開始思索這個問題。經過行政院產業科技策略會議的集思廣益，3DIC技術成為我們努力攻堅的目標，因此預計在四年之中，將投入新台幣16億元來推動，而3DIC也是目前投入經費最大的計畫。」

3DIC技術的前瞻性，也使得台灣必須儘早投入研發，工研院電子與光電研究所所長詹益仁表示，目前的系統晶片（SoC）技術的發展已遭遇瓶頸，而3DIC技術是現在看來唯一可以解決SoC問題的方式，因為3DIC可減低功耗、降低成本、縮小體積、有效增加產品效能、整合異質IC，是未來的主流技術。

所謂的3DIC，是將不同功能的IC堆疊，提高產品的效能，其優勢是運用現有的製程，節省設備成本，也讓產品可以快速進入市場。可堆疊的晶片包括CMOS影像感測器、高速記憶體、先進邏輯晶片、射頻積體電路（RF IC）等。

3DIC最大的特點，在於讓不同功能性質，甚至不同基板的晶片，各自應用最合適的製程分別製作後，再利用矽基板穿孔技術進行立體堆疊整合，可縮短金屬導線長度及連線電阻，更能減少晶片面積，具有體積小、整合度高、效率高、耗電量及成本更低的特點。

亞洲首座12吋TSV製程實驗室

TSV是3DIC堆疊式晶片的未來重點技術，是透過以垂直導通來整合晶圓堆疊的方式，以達到晶片間的電氣互連，讓未來晶片如高樓般堆疊，節省空間。其關鍵在於晶圓片上鑿孔，做為訊號連接的通道，而孔道邊緣的平整度、高深寬比例，都將攸關晶片間訊號傳遞的距離與速度。目前工研院的矽基板的穿孔技術的製程的深寬比為10:1，遠遠超過一般的大於4:1的蝕刻製程能力。

除了矽基板穿孔技術，晶圓薄化與堆疊的精確度也是3DIC的關鍵技術。一般的12吋晶圓片的厚度為725微米，而為了讓堆疊後的晶片厚度甚至小於單一晶片厚度，技術團隊已可將12吋晶圓薄化至20-25微米。經過薄化的晶片，在多層（4至10層）堆疊、封裝後，厚度還可小於1mm。於堆疊技術上，晶片間的間距可達20微米，讓矽基板穿孔的接點密度與整合度大幅的提升。

為了達到3DIC在矽基板穿孔、晶圓薄化、堆疊精確度的要求，工研院技術團隊在3DIC研發實驗室建構了25項製程設備，包括黃光、蝕刻、電漿強化化學氣相沉積、物理氣相沉積、銅金屬電鍍、化學機械研磨及晶片／晶圓接合機等，有些設備是由研發團隊自行組裝，所以堪稱是台灣第一台或是世界上的首台的半導體製程設備。

整合產業往高價值技術移動

詹益仁指出，3DIC技術的研發是以產品技術為導向，「在製程設備上，我們與美國Applied Materials、德國SUSS MicroTec等半導體設備大廠進行設備合作研發；而在技術上，則與聯電、漢民、矽品、日月光、Atotech、DuPont、力鼎、AirProducts、Brewer Science、住程科技、弘塑、東京大學、DISCO、智勝、Cadence、BASF、Tazmo等19家Ad-STAC聯盟廠商合作開發。」目前3DIC研發實驗室的成員為40人，明年工研院資通所的80位同仁將加入，研發陣容更為堅強。

他進一步強調，台灣擁有世界第一的半導體與電子構裝產業，長期發展而言，台灣也將是全球12吋晶圓廠密度最高的國家。12吋的3DIC研發實驗室設備開發，能快速銜接半導體產業製程設備，整合產業往高價值的3DIC關鍵技術移動，開拓在無線通訊、高速運算、高記憶容量、感測及生醫等各種主流技全新應用，創造重大產業效益，為台灣建立全新3DIC晶圓級構裝產業，開創新世代電子技術，帶動半導體產業技術的另一波浪潮。